設計実績(代表例)


2021年1月 GPS・LTEアンテナ、Bluetoothモジュール搭載アナログ高周波基板
複数の微弱センサ信号混在基板
2020年12月 高発熱LED搭載アルミベース基板
2020年11月 Gbpsクラス画像信号、Cyclone10搭載基板
2020年10月 CMOSイメージセンサ搭載IVH基板
ビアのS-パラメータ解析
2020年9月 Cyclone10搭載基板
HyperLynxによるSI/EMIシミュレーション実施
PDF資料による部品マクロ寸法指定からの基板設計
2020年7月 筐体設計・基板設計及び実装基板3種の組み立て品
0.35mmピッチコネクタを使用した基板設計と部品実装
2020年6月 複数信号の配線抵抗値を考慮した基板設計
2020年5月 6層IVH(2層+2層+2層)の特殊層構成基板
2020年4月 シルク印字をしたフレキシブル基板
2020年3月 筐体設計および実装基板の組み込み品
2020年2月 カバーレイとレジストが混在したフレキシブル基板
2020年1月 25Gbps:Ethernet搭載基板
HyperLynxによるSI/PIシミュレーション実施
ビアの特性インピーダンス解析
2019年11月 Arria10,PCI-Express Gen3,DDR3,アナログセンサ信号 混在大規模基板
HyperLynxによるSI/PIシミュレーション実施
2019年10月 Spartan-7,DDR3L搭載基板
HyperLynxによるSIシミュレーション実施
25Gbps:Ethernet,PCI-Express Gen3搭載基板
HyperLynxによるSI/PI/EMIシミュレーション実施
ビアの特性インピーダンス解析実施
2019年9月 Zynq-7000,DDR3L搭載基板
HyperLynxによるSIシミュレーション実施
2019年8月 i.MX6QP,DDR3L搭載基板
HyperLynxによるSI/PIシミュレーション実施
Zynq-7000,DDR3L,GHzクラスのアナログ高周波基板
HyperLynxによるSIシミュレーション実施
2019年7月 光モジュール:3Gbps搭載 アイソレーション基板
2019年5月 30~50A 大電流基板
2019年4月 Zynq-7000,GHzクラスのアナログ信号・SDI信号混在基板
2019年3月 Virtex-UltraScale+,DDR4-SODIMM ,USB3.1,GHzクラスのADC/DAC混在基板
2019年2月 Zynq-UltraScale+,LPDDR4,USB3.1,高精度アナログ信号混在基板
2019年1月 GHzクラスのアナログ基板 低誘電率材使用


実績一覧
  
2018年12月 3階建(縦3段組み)基板 高さ方向の部品干渉データ出力
2018年11月 Gbpsクラス画像信号の設計 SI(IBIS-AMIモデル)(PI各シミュレーション付)
2018年10月 AC,DCの大電流含むデジタル回路基板 各ブロックのアイソレーションを考慮
2018年9月 微弱なアナログ信号とデジタル回路の混在大規模基板
2018年8月 お客様ご指示の抵抗値となるパターンの幅・長の基板
(シミュレーションにて確認及び基板製造時に実測し、両者は同等の結果となる)
2018年7月 アナログ回路・デジタル回路(Sitara-DDR3メモリ)・高電圧回路の3要素を含む基板
(SIシミュレーション付)
2018年6月 静電センサ用フレキ基板 静電容量の計算はシミュレーションにて実施
2018年5月 インピーダンスコントロール付きフレキ基板
2018年4月 6点の組み基板 各基板の高さ方向の部品干渉を3Dチェック
2018年3月 i.MX6(NXP製)搭載基板(SI・PIシミュレーション付)
2018年2月 Arria10(intel製)FPGA、DDR4-SDRAM(2400)6個搭載・超高画質映像処理基板
(SI・PIシミュレーション付)
端子ピッチ0.3mmのフレキ基板
2018年1月 0.4mmピッチBGA(500ピン)搭載基板
2017年12月 DDR3-SDRAM(1866)搭載基板(SIシミュレーション付)
2017年11月 16層板IVH(8層+8層)基板
2017年10月 基板厚み6.3mmのアンテナ基板
2017年9月 RaspberryPi搭載基板
2017年8月 ビルドアップ(1-2-1)の4層基板
2017年7月 Sitara(TI製)CPUとDDR3-SDRAM(1600)搭載基板(SIシミュレーション付)
2017年6月 大電流(30A)基板
2017年5月 自社にてフレキ基板の製造
>
2017年4月 SATA3(6Gbps)
2017年3月 Arria10(intel製)搭載、光コネクタ間の動作周波数[10Gbps]基板
(SIシミュレーション付)
2017年2月 PCI-Express Gen3[8Gbps]
2017年1月 Artix-7(Xilinx製),DDR3メモリ搭載基板(SIシミュレーション付)
2016年11月 Stratix V(2000ピン)(PIシミュレーション付)
2015年6月 極小 L/S=46μm端子付き基板
2014年12月 0.28mm×0.37mmピッチ(6行×4列)端子搭載基板
2014年3月 7GHzアナログ信号基板
0.4mmピッチBGA(FBGA)
2014年1月 ArriaV(1152ピン)とDDR3メモリ(DDR1600)4個かつQseven規格基板
Kintex7(900ピン)とDDR3-SODIMMメモリ(DDR1600)2個,
PCI-Express Gen2(5Gbps)搭載基板
i.MX 6Quad(Freescale製)とクラムシェル実装したDDR3メモリ(DDR1600)4個搭載基板
DaVinci(Ti製)とDDR3メモリ(DDR1066)4個搭載基板
2013年7月 OMAP(TI製) ビルドアップ(2-4-2)の8層基板
0.4mmピッチBGAのPOP実装(下段が515ピンCPU、上段が168ピンメモリ)
Kintex7 SFPモジュール(光コネクタ)やDAC,ADC回路を搭載基板
(無線通信の基板で2GHzのサーデス信号で動作)

  

Copyright © A&D Print Engineering Co.,Ltd. All Rights Reserved.